

Implementação e Avaliação do Algoritmo DRRIP para Caches Inteligentes em FPGA

João P. D. Soll¹, João V. R. Schervensquy¹, Simony M. F. C. da Silva¹

¹ Curso de Engenharia de Computação
Universidade Federal do Pampa – UNIPAMPA
Bagé – RS – Brasil

Disciplina de Projeto Integrador IV – Prof. Bruno S. Neves

{joaosoll, joaoschervensquy, simonysilva}.aluno@unipampa.edu.br

Resumo. *Este trabalho apresenta a implementação em Verilog da política de substituição Dynamic Re-Reference Interval Prediction (DRRIP) e sua comparação com a política Least Recently Used (LRU). Foi desenvolvido, em nível RTL, uma organização de cache de 4 KB, quatro vias, blocos de 32 bytes e 32 conjuntos. A validação foi realizada no ModelSim por meio de nove padrões de acesso, e a síntese foi executada no Quartus II para o FPGA Cyclone III EP3C25F324C6. O DRRIP atingiu taxa global de acerto de 81,27%, contra 76,25% do LRU, utilizando 15,47% menos elementos lógicos. Sua frequência máxima foi 11,70% inferior, embora ambas as implementações tenham atendido à meta de 100 MHz. Os resultados indicam vantagens do DRRIP principalmente em padrões com streaming, acessos irregulares e mudança de fase.*

1. Introdução

As memórias cache reduzem a diferença de desempenho entre o processador e a memória principal ao manter próximos ao núcleo blocos com potencial de reutilização. Quando todas as vias de um conjunto estão ocupadas, uma política de substituição deve selecionar o bloco a ser removido [2].

A política Least Recently Used (LRU) substitui o bloco menos recentemente acessado. Embora eficiente quando a recência indica reutilização futura, pode apresentar baixo desempenho em padrões de streaming ou quando o conjunto de trabalho excede a capacidade da cache.

As políticas baseadas em Re-Reference Interval Prediction (RRIP) associam a cada bloco uma previsão de reutilização. O SRRIP utiliza inserção fixa, enquanto o BR-RIP insere a maioria dos blocos com baixa prioridade de permanência. O DRRIP seleciona dinamicamente entre ambas por meio de conjuntos líderes, seguidores e do contador PSEL [1].

Este trabalho implementa, em nível RTL, uma política DRRIP e a compara com um baseline LRU submetido às mesmas sequências de endereços. Foram avaliadas taxa de acerto, misses, elementos lógicos, registradores, frequência máxima e latência de decisão.

A implementação concentrou-se na comparação de tags, bits de validade, metadados de substituição e seleção da via vítima. Não foram incluídos armazenamento dos dados, bits de modificação, política de escrita ou integração com um processador RISC-V.

2. Fundamentação Teórica

2.1. Política LRU

Na política LRU, a via acessada passa a ser considerada a mais recente. As outras vias têm suas idades ou posições na ordem de uso atualizadas. Quando ocorre um miss e todas as vias do conjunto estão válidas, a linha menos recentemente utilizada é selecionada como vítima.

A principal limitação dessa política ocorre quando muitos blocos são acessados apenas uma vez. Mesmo sem apresentarem reutilização, esses blocos passam a ser considerados recentes e podem substituir dados que seriam utilizados novamente.

2.2. RRIP, SRRIP e BRRIP

As políticas RRIP utilizam um valor denominado *Re-Reference Prediction Value* (RRPV). Valores menores indicam expectativa de reutilização mais próxima, enquanto valores maiores indicam reutilização mais distante. Na implementação desenvolvida, cada linha possui um RRPV de 2 bits, com valores entre 0 e 3:

- RRPV 0: reutilização prevista como próxima;
- RRPV 1: intervalo de reutilização intermediário;
- RRPV 2: intervalo de reutilização longo;
- RRPV 3: reutilização prevista como distante e maior prioridade de substituição.

Em caso de hit, foi adotada a promoção por prioridade de hit, atualizando o RRPV da via acessada para zero. Em um miss, uma via inválida tem prioridade. Caso todas as vias estejam válidas, o algoritmo procura uma via com previsão de reutilização distante; se necessário, os RRPVs são envelhecidos até que uma via se torne elegível à substituição [1].

No SRRIP, todos os novos blocos são inseridos com RRPV igual a 2. Assim, uma linha recém-inserida recebe uma oportunidade de demonstrar reutilização, mas não é protegida como uma linha que já produziu hit.

O BRRIP emprega inserção bimodal. Neste projeto, uma em cada 32 inserções BRRIP utiliza RRPV igual a 2, enquanto as demais utilizam RRPV igual a 3. A inserção majoritária com previsão distante reduz a permanência de blocos sem reutilização, como os encontrados em padrões de streaming.

2.3. DRRIP

O DRRIP combina SRRIP e BRRIP utilizando a técnica de *set dueling*. A cache implementada possui:

- dois conjuntos líderes SRRIP;
- dois conjuntos líderes BRRIP;
- vinte e oito conjuntos seguidores;
- um contador PSEL de 6 bits.

Misses nos conjuntos líderes SRRIP incrementam o PSEL, favorecendo BRRIP. Misses nos conjuntos líderes BRRIP decrementam o PSEL, favorecendo SRRIP. Nos conjuntos seguidores, o bit mais significativo do PSEL define a política utilizada:

- PSEL entre 0 e 31: utilização de SRRIP;
- PSEL entre 32 e 63: utilização de BRRIP.

A configuração original de DRRIP foi proposta para caches maiores, com mais conjuntos dedicados ao monitoramento e contador PSEL mais largo [1]. Neste trabalho, a quantidade de líderes e a largura do PSEL foram adaptadas à organização de apenas 32 conjuntos.

3. Arquitetura Implementada

Foi modelada a estrutura de endereçamento e metadados correspondente a 4 KB, quatro vias, blocos de 32 bytes e 32 conjuntos. Essa configuração contém 128 linhas:

$$32 \times 4 = 128. \quad (1)$$

A capacidade total é calculada por:

$$32 \text{ conjuntos} \times 4 \text{ vias} \times 32 \text{ bytes} = 4096 \text{ bytes}. \quad (2)$$

O endereço possui 32 bits, divididos em 22 bits de tag, 5 bits de índice e 5 bits de offset. Os 5 bits de offset são necessários porque cada bloco possui 32 bytes:

$$2^5 = 32. \quad (3)$$

Os 5 bits de índice permitem selecionar um dos 32 conjuntos:

$$2^5 = 32. \quad (4)$$

Os 22 bits restantes formam a tag:

$$32 - 5 - 5 = 22. \quad (5)$$

O módulo **drrip_set.v** representa um conjunto de quatro vias, armazenando tag, bit de validade e RRPV de cada via. O módulo **cache_drrip.v** instancia os 32 conjuntos, realiza a divisão do endereço e controla o PSEL e a inserção bimodal.

Na seleção da vítima, a implementação identifica diretamente o maior RRPV presente no conjunto e escolhe a primeira via com esse valor. Em seguida, calcula o incremento necessário para que o maior RRPV alcance 3 e envelhece as vias com saturação. Essa forma combinacional é equivalente, para a escolha da vítima, a repetir o envelhecimento até encontrar uma linha com RRPV 3, mas evita uma máquina de estados para esse procedimento.

Para a comparação, o módulo **lru_set.v** mantém uma idade de 2 bits para cada via: zero representa a via mais recentemente utilizada e três representa a menos recentemente utilizada. O módulo **cache_lru.v** instancia os 32 conjuntos LRU e utiliza a mesma divisão de endereço e a mesma interface externa do DRRIP.

Tabela 1. Configuração da cache avaliada.

Parâmetro	Valor
Capacidade total	4 KB
Tamanho do bloco	32 bytes
Associatividade	4 vias
Quantidade de conjuntos	32
Quantidade de linhas	128
Tag / índice / offset	22 / 5 / 5 bits
RRPV ou idade por linha	2 bits
Contador PSEL	6 bits
Contador BRRIP	5 bits
Líderes SRRIP / BRRIP	2 / 2
Conjuntos seguidores	28

4. Metodologia

Antes da implementação RTL, foi desenvolvido um protótipo inicial no Logisim, utilizado para explorar qualitativamente o fluxo de acesso, a comparação de tags e a atualização dos metadados do DRRIP.

A implementação foi feita, validada e aprimorada em Verilog e simulada no ModelSim[5]. A síntese foi realizada no Quartus, utilizando como dispositivo alvo o FPGA Cyclone III EP3C25F324C6 [3, 4].

A cada operação do testbench, o endereço e o sinal **acesso_valido** eram aplicados na borda de descida do clock. Os sinais de hit e miss eram avaliados após a estabilização da lógica combinacional e antes da borda de subida. Na borda seguinte, os metadados da cache eram atualizados.

O estado das implementações era reiniciado entre os benchmarks. O DRRIP e o LRU recebiam exatamente a mesma sequência de endereços, permitindo uma comparação direta.

Todos os testes verificaram automaticamente a seguinte condição:

$$\text{hits} + \text{misses} = \text{total de acessos.} \quad (6)$$

Foram utilizados três testbenches:

- **tb_drrip_basico.v**, responsável por validar hits, misses e alteração do PSEL;
- **tb_comparativo_drrip_lru.v**, utilizado na comparação inicial;
- **tb_benchmarks_completos.v**, contendo os nove padrões de acesso finais.

Os benchmarks foram representados por sequências determinísticas de endereços, pois não houve integração com um processador RISC-V.

A taxa de acerto foi calculada por:

$$\text{Hit Rate} = \frac{\text{hits}}{\text{total de acessos}} \times 100\%. \quad (7)$$

O impacto de hardware do DRRIP em relação ao LRU foi calculado por:

$$\Delta M = \frac{M_{\text{DRRIP}} - M_{\text{LRU}}}{M_{\text{LRU}}} \times 100\%, \quad (8)$$

em que M representa a métrica analisada.

Para a análise temporal, foi utilizado um arquivo SDC com período de 10 ns, correspondente a 100 MHz. A frequência máxima foi obtida no cenário *Slow 1200 mV*, 85 °C do TimeQuest Timing Analyzer.

5. Benchmarks

Os seguintes padrões foram utilizados:

- **Reuso de quatro blocos:** quatro blocos disputam um conjunto de quatro vias;
- **Cinco blocos em quatro vias:** cinco blocos são acessados de forma circular no mesmo conjunto;
- **Streaming + HotSet:** dois blocos quentes são misturados com blocos utilizados apenas uma vez;
- **Convolução de matriz 2D:** reproduz acessos a linhas próximas de uma matriz;
- **Lista encadeada:** utiliza saltos espalhados pela memória;
- **Busca de padrões:** compara repetidamente uma posição atual com posições anteriores;
- **Acessos nos 32 conjuntos:** verifica a distribuição dos endereços entre os conjuntos;
- **Mudança de fase BRRIP:** treina o PSEL para selecionar BRRIP;
- **Mudança de fase SRRIP:** treina o PSEL para selecionar SRRIP.

6. Resultados de Simulação

A Tabela 2 apresenta os resultados obtidos nos nove benchmarks. Não foram encontrados erros de contagem em nenhuma simulação.

Tabela 2. Resultados completos dos benchmarks.

Benchmark	Acessos	DRRIP		Taxa DRRIP	LRU		Taxa LRU
		Hits	Misses		Hits	Misses	
Reuso de quatro blocos	40	36	4	90,00%	36	4	90,00%
Cinco blocos em quatro vias	60	0	60	0,00%	0	60	0,00%
Streaming + HotSet	256	125	131	48,83%	62	194	24,22%
Convolução de matriz 2D	1.984	1.840	144	92,74%	1.840	144	92,74%
Lista encadeada	1.024	244	780	23,83%	0	1.024	0,00%
Busca de padrões	3.072	3.065	7	99,77%	3.065	7	99,77%
Acessos nos 32 conjuntos	128	64	64	50,00%	64	64	50,00%
Mudança de fase BRRIP	128	61	67	47,66%	30	98	23,44%
Mudança de fase SRRIP	40	36	4	90,00%	36	4	90,00%

A Figura 1 compara visualmente as taxas de acerto. O DRRIP foi superior em três cenários e apresentou empate nos demais. O LRU não foi superior em nenhum dos padrões selecionados.




Figura 1. Taxa de acerto do DRRIP e do LRU em cada cenário de acesso.

No benchmark **Streaming + HotSet**, o DRRIP apresentou 48,83% de acertos, contra 24,22% do LRU, diferença de 24,61 pontos percentuais. Nesse cenário, a inserção majoritária com RRPV 3 reduziu a prioridade dos blocos de streaming e preservou os dois blocos quentes por mais tempo.

Na **lista encadeada**, o DRRIP atingiu 23,83% de acertos, enquanto o LRU apresentou 0%. A sequência determinística levou o LRU a um padrão cíclico de substituição no qual os blocos eram removidos antes de sua próxima referência. Na fase BRRIP, o DRRIP obteve 47,66%, contra 23,44% do LRU, diferença de 24,22 pontos percentuais.

Nos cenários de convolução, busca de padrões, acessos distribuídos e forte reuso, as duas políticas apresentaram resultados iguais. Nesses casos específicos, a localidade e a distribuição dos acessos não produziram pressão de substituição capaz de diferenciar as políticas.

O comportamento adaptativo foi validado pelo PSEL. Após o treinamento para BRRIP, o contador atingiu 47. Após o treinamento para SRRIP, o contador caiu para 7, confirmando a mudança da política aplicada aos conjuntos seguidores.

No resultado agregado, o DRRIP produziu 338 hits adicionais e evitou 338 misses. A vantagem foi de 5,02 pontos percentuais na taxa global de acerto, e a redução relativa da quantidade de misses foi de 21,14%. Como os cenários possuem números diferentes de acessos, esse resultado agregado é ponderado pelo tamanho de cada sequência e não corresponde à média aritmética das nove taxas.

Tabela 3. Resultado agregado dos benchmarks.

Métrica	DRRIP	LRU
Total de acessos	6.732	6.732
Total de hits	5.471	5.133
Total de misses	1.261	1.599
Hit rate global	81,27%	76,25%
Miss rate global	18,73%	23,75%

A Figura 2 mostra que os 338 misses evitados se concentraram em três cenários: 63 em Streaming + HotSet, 244 na lista encadeada e 31 na fase BRRIP.




Figura 2. Misses evitados pelo DRRIP nos cenários em que houve diferença em relação ao LRU.

7. Resultados de Síntese

A síntese foi realizada separadamente para o DRRIP e para o LRU, utilizando módulos superiores com interfaces equivalentes. A Tabela 4 apresenta os resultados.

Tabela 4. Resultados de síntese e temporização.

Métrica	DRRIP	LRU	Impacto
Elementos lógicos	5.289	6.257	−15,47%
Funções combinacionais	3.905	4.859	−19,63%
Registradores	3.211	3.200	+0,34%
Bits de memória	0	0	0,00%
Blocos M9K	0	0	0,00%
Pinos	40	40	0,00%
Fmax	117,84 MHz	133,46 MHz	−11,70%
Latência	1 ciclo	1 ciclo	0,00%

Figura 3 destaca a diferença de área lógica. O DRRIP utilizou 5.289 elementos lógicos, contra 6.257 do LRU, redução de 15,47%.




Figura 3. Quantidade de elementos lógicos utilizada pelas implementações DRRIP e LRU.

O DRRIP também utilizou 954 funções combinacionais a menos, redução de 19,63%. Esse resultado é compatível com o uso de RRPVs independentes por via, enquanto o LRU atualiza a ordem relativa de recência das quatro vias.

O DRRIP utilizou 11 registradores adicionais, correspondentes ao contador PSEL de 6 bits e ao contador BRRIP de 5 bits. A parcela comum de 3.200 registradores é explicada pelas 128 linhas, cada uma com 22 bits de tag, 1 bit de validade e 2 bits de metadados:

$$128 \times (22 + 1 + 2) = 3200. \quad (9)$$

Embora tenha utilizado menos elementos lógicos, o DRRIP apresentou Fmax de 117,84 MHz, inferior aos 133,46 MHz obtidos pelo LRU. A redução de 11,70% indica pior resultado de temporização, mas ambas as implementações atenderam à restrição de 100 MHz. A maior profundidade combinacional pode estar associada à seleção da política de inserção, ao cálculo dos RRPVs e à escolha da vítima; a atribuição precisa do caminho crítico, entretanto, depende da inspeção detalhada do relatório do TimeQuest.

A decisão de hit, miss e vítima é produzida por lógica combinacional dentro do ciclo, enquanto a atualização dos metadados é registrada na borda de subida. Por esse motivo, a latência foi contabilizada como um ciclo nas duas implementações.

O índice de mérito IEC, definido na especificação como ganho percentual de hit rate dividido pela quantidade de elementos lógicos adicionais, não pôde ser aplicado diretamente. Em vez de adicionar elementos lógicos em relação ao baseline, o DRRIP utilizou 968 elementos a menos que o LRU.

8. Análise Crítica e Limitações

Nos cenários avaliados, o DRRIP foi especialmente eficiente quando os acessos misturaram blocos reutilizados com blocos de baixa reutilização, como em Streaming + HotSet, e quando o PSEL favoreceu BRRIP. Nesses padrões, a inserção com previsão distante reduziu a poluição causada por dados usados apenas uma vez.

Em padrões com alta localidade ou sem diferença relevante na pressão de substituição, DRRIP e LRU apresentaram o mesmo número de hits. Portanto, a vantagem do DRRIP não é uniforme: depende da relação entre o conjunto de trabalho, a associatividade e a sequência de acessos.

A utilização de menos elementos lógicos pelo DRRIP pode ser explicada pela manutenção independente de RRPVs. O LRU precisa comparar e atualizar a ordem relativa das quatro vias, exigindo mais lógica combinacional.

Em contrapartida, o DRRIP possui um caminho de decisão mais complexo, resultando em menor frequência máxima.

As principais limitações deste trabalho são:

- avaliação de somente uma configuração de cache;
- ausência do armazenamento dos dados dos blocos;
- ausência de bits dirty e de uma política de escrita;
- ausência de integração com o processador RISC-V;
- uso de sequências sintéticas de endereços;
- ausência de análise de potência;
- ausência de testes físicos no FPGA.

Dessa forma, os resultados representam o subsistema de tags e política de substituição, e não uma hierarquia completa de memória cache.

9. Conclusão

Este trabalho apresentou a implementação e a avaliação de uma política DRRIP contendo SRRIP, BRRIP, inserção bimodal, conjuntos líderes, conjuntos seguidores e contador PSEL.

Em um total de 6.732 acessos, o DRRIP apresentou taxa global de acerto de 81,27%, enquanto o LRU obteve 76,25%. O DRRIP gerou 338 hits adicionais e reduziu a quantidade de misses em 21,14%. As maiores vantagens foram observadas nos benchmarks **Streaming + HotSet**, **lista encadeada** e **mudança de fase BRRIP**. Nos padrões com forte localidade ou com conjunto de trabalho compatível com a cache, as políticas apresentaram resultados iguais.

Na síntese, o DRRIP utilizou 5.289 elementos lógicos, enquanto o LRU utilizou 6.257, representando redução de 15,47%. O DRRIP utilizou somente 11 registradores adicionais. A frequência máxima do DRRIP foi de 117,84 MHz, inferior aos 133,46 MHz obtidos pelo LRU. Mesmo assim, ambas as políticas atenderam à meta de 100 MHz. Os resultados demonstram que, para os padrões avaliados, o DRRIP oferece uma alternativa adaptativa ao LRU, com redução de misses e de área lógica em troca de menor margem de temporização. Estudos futuros devem incluir outras organizações de cache, rastros de programas reais, integração com o processador RISC-V e avaliações de potência e desempenho de execução.

Referências

- [1] Jaleel, A., Theobald, K. B., Steely Jr., S. C. and Emer, J. (2010).
High performance cache replacement using re-reference interval prediction (RRIP).
In *Proceedings of the 37th Annual International Symposium on Computer Architecture*, pages 60–71.
- [2] Hennessy, J. L. and Patterson, D. A. (2017).
Computer Architecture: A Quantitative Approach.
6th edition. Morgan Kaufmann.
- [3] Intel/Altera (2012).
Cyclone III Device Handbook.
Volume 1.
- [4] Altera Corporation (2013).
Quartus II Handbook, Version 13.1.
- [5] Intel Corporation (2020).
ModelSim Intel FPGA Starter Edition User Guide.